臺積電/英特爾都在搶的賽道！中國團隊用EDA破局2.5D/3D封裝，硅芯科技獨家解讀

隨著人工智能的爆發式增長，半導體行業正面臨集成度與能效比的雙重挑戰。 在"內存墻"的瓶頸下，催生了2.5D/3D堆...

隨著人工智能的爆發式增長，半導體行業正面臨集成度與能效比的雙重挑戰。

在"內存墻"的瓶頸下，催生了2.5D/3D堆疊芯片技術的革命浪潮，這種突破二維平面的異構整合方案，通過硅通孔（TSV）與微凸點技術構建三維互聯網絡，將不同組件進行立體封裝。

如今，隨著臺積電CoWoS與英特爾Foveros等代表性工藝相繼量產，2.5D/3D堆疊芯片技術愈發成熟，在3D NAND閃存與AI芯片等領域已陸續開始有產品推出。

有了技術，工具也必不可少，珠海硅芯科技有限公司（以下簡稱“硅芯科技”）自主研發的3Sheng Integration Platform堆疊芯片EDA平臺，是國內為數不多面向2.5D/3D堆疊芯片的EDA設計工具。平臺創新打造“3Sheng Zenith架構設計--3Sheng Ranger物理設計-- 3Sheng Ocean Multi-die測試容錯--3Sheng Volcano分析仿真--3Sheng Stratify 多Chiplet集成驗證”五大中心，打通從系統級架構規劃到芯片堆疊物理實現的全流程協同優化，全流程工具鏈涵蓋先進封裝設計所有關鍵環節。

在近期舉辦的世界半導體大會上，鎂客網有幸采訪到硅芯科技創始人趙毅博士，就公司發展歷程以及行業的理解進行了一次深度交流。

技術突圍：17年的技術深耕，一朝產業化落地

硅芯科技的故事，始于十多年前英國南安普頓大學的實驗室。全球首批針對堆疊芯片的技術研究剛剛起步，而國內對這一領域的認知尚處于空白。作為世界首批開展堆疊芯片設計研究團隊成員，硅芯科技負責人趙毅以十余年的前瞻性探索與技術積累，于2022年，正式成立硅芯科技，創業團隊致力于將實驗室的學術成果轉化為可落地的商業化EDA解決方案，24年首批Chiplet客戶落地，2年內成立上海、北京、無錫研發中心。

2.5D/3D堆疊技術的興起，需要整體流程的高度協同。以采用高帶寬內存（HBM）的系統為例，多層堆疊在帶來性能優勢的同時，也引入了信號干擾、散熱瓶頸等嚴峻挑戰。

硅芯科技負責人對此打了個形象的比方：“先進封裝 EDA 的核心價值在于搭建連接設計、制造與封裝的橋梁，就像建造摩天大樓需要建筑師、結構工程師和住戶的需求緊密結合。”

“3Sheng（三生）”平臺通過標準化接口實現了設計數據與制造數據的實時互通與協同優化，構建“芯粒-中介層-封裝”協同設計體系。

硅芯科技的核心產品“三生”平臺，

命名靈感源自《道德經》“一生二，二生三，三生萬物”。同時有著三方共贏的含義：制造方、應用方與EDA工具提供商三方的密切合作。

這種深度協同能力在堆疊芯片時代至關重要：當一顆芯片需要通過硅中介層（Silicon Interposer）或硅橋（Silicon Bridge）實現數十個裸片（Die）的高密度互連時，傳統 EDA 工具對“信號完整性、電源完整性、熱管理、機械應力及材料兼容性”等關鍵問題的割裂式分析，早已無力應對這種高度耦合的多物理場復雜挑戰。

先進封裝EDA工具破局者

近期，美國對華EDA禁令的升級意外成為了加速行業變革的“催化劑”。

不僅尖端制程EDA工具被限制，針對先進封裝的技術支持也被切斷——臺積電等國際廠商停止向國內企業提供相關服務。

硅芯科技創始人在采訪中直言：“即便沒有斷供，先進封裝也是全球大勢所趨。英特爾、AMD的CPU、GPU早已采用2.5D技術，其發展路線正快速邁向3D堆疊。但禁令迫使中國企業必須以更快的速度走完這條發展路徑。”

知名分析機構 Yole Développement 預測，2025年全球先進封裝市場規模將達到420億美元，其中3D堆疊技術的占比將超過30%。而國內具備2.5D/3D堆疊封裝能力的封測廠商已有20余家，長電科技、通富微電等行業龍頭紛紛加碼布局。華為等終端廠商的服務器處理器、AI芯片也已全面導入2.5D封裝技術。

與市場繁榮和產業熱情形成鮮明對比的，是國產EDA工具在先進封裝領域的嚴重缺失。國內七八十家EDA公司絕大多數聚焦于傳統2D芯片設計領域。即便少數涉及先進封裝，其產品也多集中在仿真環節。正是這種關鍵工具的缺位，將硅芯科技驟然推至行業“聚光燈”下。成立僅幾年時間，硅芯科技已與國內數十家半導體企業建立深度合作關系，公司常年處于高負荷運轉。

“當前市場需求極其旺盛，”負責人的語氣中透著壓力，“設計公司亟需工具支撐，封測廠亟需工具來適配并優化其先進工藝制程。”這種在先進封裝EDA領域的技術稀缺性與戰略價值，使得硅芯科技在2023年成功入選國家重點研發計劃，被國家層面視為寄予厚望的“破局者”。

協同困局：從割裂到閉環的產業陣痛

設計公司誤以為簡單改造2D芯片設計就能轉向3D，封裝廠商則易以為2.5/3D封裝僅是廠線簡單迭代，這都是脫離現實的誤解。——硅芯科技創始人趙毅

堆疊芯片技術的核心難點不是單一環節的突破，而在于整體性，這需要產業鏈的深度協同與流程重構。

2.5D/3D堆疊技術從本質上要求顛覆協同割裂：設計伊始就必須考量封裝工藝約束，制造環節也需精準對接應用需求。 這種貫穿全鏈條的深度協同，恰恰是產業鏈中的薄弱環節。

圖例 硅中階層的作用

他舉例說明了一個關鍵技術細節：在2.5D芯片中，通過硅中介層橫向互連后，為何仍需額外增加一層封裝基板？“根本原因在于傳統PCB無法實現高密度互連所需的微凸塊(Micro-bump)間距。設想一下，當需要互連的凸點數達到數萬甚至更多時，其微米級的間距遠超出PCB的制造能力極限。封裝基板在此扮演著關鍵角色——它如同一個精密的漏斗，將硅中介層上數以萬計的高密度觸點，重新布線并匯聚至基板底部更稀疏、便于焊接的數百至數千個焊球(BGA)。”

在傳統模式下，設計公司與封裝廠可以不用深度協同，而三維堆疊則將協同挑戰推向了更高維度，如“設計收斂難題”，當數以千計的硅通孔(TSV)或微凸點需要穿越多層堆疊結構進行垂直互連時，信號完整性、電源分配網絡、熱傳導路徑以及機械應力的復雜程度呈指數級上升。

因此，而硅芯科技作為EDA企業在芯片設計與制造端扮演者核心的橋梁作用。

“如果在芯片架構規劃與設計之初未能充分考慮封裝工藝的物理限制，最終的芯片很可能無法實現功能，甚至無法制造，”負責人強調，“這正是我們在‘3Sheng（三生）’平臺中首創集成系統級架構設計的根本動因——在設計源頭就將制造約束與應用需求內嵌其中，實現協同優化。”

然而，現實挑戰依然嚴峻。硅芯科技負責人坦陳：“目前整個產業鏈對先進封裝協同的理解尚處初期階段。封裝廠可能過度依賴設備能力，設計公司尚未掌握2.5D/3D芯片所需的設計方法論變革，甚至專注于局部環節的EDA廠商，若缺乏全流程視角，也難以把握協同設計的精髓。”這種普遍存在的認知鴻溝，迫使硅芯科技主動承擔起產業生態培育者的角色——不僅提供工具，更要指導客戶如何高效應用，甚至協助封測廠優化其工藝參數。“這已遠超單純的商業交易范疇，而是在為整個中國先進封裝產業進行關鍵的知識普及和能力建設。”

未來圖譜：從堆疊芯片到異質融合

站在半導體產業向“后摩爾時代”轉型的關鍵節點，硅芯科技非常明確自己的技術路線。

第一階段的核心任務是攻克“從無到有”的挑戰。當前，大算力芯片對堆疊技術的需求最為迫切，且其高附加值屬性更能支撐初期較高的成本。

以 GPU 為例，采用 2.5D 封裝技術實現 HBM 內存與計算核心的高帶寬互連，性能提升顯著，華為、英偉達的高端產品已驗證此路徑。

而硅芯科技的工具鏈正加速優化適配此類高復雜度場景，其“三生”平臺目前已能夠支持高達 12 層裸片堆疊的全流程協同設計，并將信號完整性仿真誤差控制在5%以內。

中期的車載與射頻芯片市場，則對 EDA 工具的“多場景適應性與可靠性”提出更高要求。硅芯科技負責人解釋道，“隨著先進封裝制造成本持續下降，其普及度有望達到當前系統級封裝的水平，屆時物聯網、可穿戴設備等廣泛領域都將受益。”

真正的技術制高點在于異質融合集成：“未來集成的對象可能不再局限于傳統芯片，而是一個融合了光學器件、電子電路、機械執行單元乃至生物接口的微型智能系統。EDA 的固有邊界將被徹底突破和重新定義。??”

無論技術路徑如何延伸，底層邏輯始終一致：先進封裝的核心價值在于通過“三維空間重構”突破平面集成電路的物理限制，而EDA工具的終極使命，正是為芯片（或系統）在復雜三維空間中找到性能、功耗、面積及可靠性的全局最優解。

在市場缺失2.5D/3D堆疊芯片EDA的背景下，硅芯科技的使命就凸顯了出來。

從英國南安普頓大學的實驗室萌芽，到珠海研發中心的持續深耕，硅芯科技十余年的技術積淀印證了一個關鍵洞察：在半導體產業的劇烈變局中，最核心的競爭力并非孤立的技術點，而在于將前沿技術轉化為系統性產業賦能的能力。

當被問及對行業的期許時，硅芯科技負責人的話語或許道出了產業界共同的心聲：“請給予我們必要的成長時間。國內制造能力已蓄勢待發，應用端需求空前迫切，而先進封裝 EDA 的成熟需要持續的迭代與驗證周期。一旦設計-制造-應用的高效協同閉環構建完成，中國半導體產業便真正掌握了實現換道超車的關鍵籌碼。”

最后，在這場關乎中國半導體產業命運的突圍戰中，每一項工具的突破性迭代，每一次產業鏈協同的深度整合，都在為自主創新的未來書寫著決定性篇章。

最后，記得關注微信公眾號：鎂客網（im2maker），更多干貨在等你！