國產「芯」如何破圈——「2022 IC設計開發者大會」

面對已經領跑數十年的海外芯片巨頭，國產芯片可以如何追趕？

在南京國際博覽中心，一年一度的世界半導體大會今日正式落幕。

期間，大會平行論壇之一的“IC設計開發者大會”也在8月19日成功舉辦。該活動由鎂客網、潤展國際承辦。

上午的“IC芯片開發者大會”活動中，圍繞IC設計、圍繞“國產芯”等方面，多位企業嘉賓都帶來了自己的分享。

Imagination公司中國區戰略市場與生態副總裁 時昕博士

——用短跑速度追趕長跑選手

時昕博士表示，處理器芯片是世界范圍競爭最激烈的市場之一，尤其是IC設計環節，更是在硬件、軟件與生態建設方面面臨著雙重挑戰。其中，時昕博士也特別點出，站在IC設計的角度，速度提升依舊受產業內重視，但“如何最優發揮性能”卻沒有如以往受重視。

而對于有關IC設計與應用的問題，他也直接說到，所有問題都是能夠解決的，關鍵在于資源與時間投入。

此外時昕博士也以GPU為例，對國產芯片如何“用短跑速度追趕長跑選手”做了講解。

他表示，英偉達和AMD投入了累計數萬人年的研發資源，數以億計的出貨量，以及長達數十年的生態積累。反觀國內，依據中國半導體協會設計分會所統計的數據，從2020年到2021年，國內IC設計企業從2218家增長至2810家，這一速度并不慢，但其中員工規模超過500人企業，在2021年僅有83家，占據整體2.9%。整體規模不大、員工投入不足等現象，為企業的產品研發添上了一層限制。

但正如前面所說，國產芯片可以用短跑速度追上英偉達、AMD等長跑選手。

至于如何超越，時昕博士提出的方案是“借梯子”，比如借助第三方IP以加快研發速度。

沐曦集成電路(南京)有限公司負責人 王爽

——國產GPU研發三大挑戰

2020-2025年全球產生的數據量，將是過去10年的3倍，而隨著數據處理量的激增，對高性能算力的需求也在逐年遞增。

王爽提到，此前中國電信總經理李正茂曾提出“算力三定律”，其中第二條顯示“每12個月算力增長一倍”，但如今的速度已經超越了定律所定義的。

這一背景下，以“CPU+GPU”為代表的異構計算已經成為未來通用算力的模板。但值得注意的是，“CPU擅長控制，GPU擅長計算。且GPU性能提升快速CPU，領先優勢正逐步擴大中。”

但當細化到市場份額，則被英偉達、AMD與Intel所占領，不管是產品層面，還是市場層面，國產GPU都面臨極大挑戰。

就這個問題，王爽提出GPU研發所面臨的三大挑戰：

· 人才培養慢——培養一位擁有豐富經驗并且能夠根據市場動態及時修改芯片設計方案的成熟工程師，一般至少需要10年。“我們公司團隊目前的800多人，都是從20萬份簡歷中篩選出來的。”王爽以自家公司舉例稱。

· 技術壁壘高——GPU產品研發是一個系統性工程，軟硬件技術壁壘極高。

· 生態建設難——國內GPGPU需從兼容CUDA生態切入，再逐步構建自有體系。

芯動科技技術總監 高專

——后摩爾時代芯片系統集成的關鍵

“先進工藝大型SOC芯片，是芯片IP堆積的結晶，而先進工藝大芯片是芯片的‘主戰場’。”高專表示，“沒有芯片IP，95%以上SOC芯片公司做不出芯片。”

眾所周知，IP/EDA有著“半導體皇冠上的明珠”之稱。如果僅就IP市場來看，其規模約為50億美元，但它卻撬動了千萬億的市場，包括5800億美元的半導體市場、3萬億美元的電子產品等等，輻射影響超過自身600倍的產業規模。

而作為芯片的“基石”，在后摩爾時代，高專認為，高速接口IP將會是芯片系統集成的關鍵。

數據顯示，該產品將以15%的年增長率從目前的8億美元增長至2024年的16億美元，高端接口IP則會從當前的2億美元增長至8億美元。

值得注意的是，Die-to-Die預計會在2023前后爆發，“主要是5nm和3nm的節點會促進logic和IO功能的分離。”。

芯啟源電子科技有限公司EDA產品銷售總經理 裘燁敏

——傳統驗證與仿真的痛點

前面我們也說到，與半導體產業來說，IP與EDA有著同樣的重要性，在市場側也有著同樣的表現。

用裘燁敏的話來說，EDA整體全球市場規模雖然也就百億美元左右，但撬動了萬億美元芯片相關產業鏈。“如果沒有EDA產品，至少中大型芯片要成功流片是基本不可能的。”

從EDA角度看IC設計，裘燁敏指出“隨著先進制程持續迭代，芯片設計成本呈指數上升。”

他進一步解釋道：“芯片要做驗證，軟件方面的灌輸、投入，隨著工藝節點不斷先進化，成本不斷遞增。”這其中一大部分原因在于傳統驗證與仿真環節。

比如復雜的驗證設計，讓軟件也變得非常復雜，以致于軟件團隊需要更多的驗證工具來并行開發，以保證芯片的流片成功及上市時間。

又比如驗證環境，“目前軟件團隊使用的原型驗證系統與設計團隊使用的仿真驗證系統為兩套環境，且成本發高昂。”

種種因素的累積下最終導致軟件和硬件驗證脫節，以致于一套完整流程走下來，不僅浪費時間，也消耗了大量人力。也因此，原型驗證+硬件仿真加速一體化平臺成為必然趨勢。

創意電子技術總監 肖有軍

——Chiplet的核心

可以注意到，從年初至今，半導體產業內出現了多個關注點，其中在IC設計領域，Chiplet就是一個繞不過去的話題。

肖有軍表示，依據Chiplet方案可以組合從6.4-51.2Tbps的不同產品線、做各種疊加，這對于成本有很好的優勢。

具體來看，傳統模式中，由于不同技術節點的IP核遷移時間成本較高，而利用Chiplet技術，則可以只迭代一個芯片模組中的部分核心，從而達到在時間和資金層面節約研發成本的目的。

“Chiplet核心的是GLink、HBM，以及臺積2.5D/3D的工藝。”肖有軍說到。

就在今年3月，UCIe產業聯盟正式成立，主要定義了協議適配等等，目前只支持2D和2.5D，“希望能推進Chiplet方案，如果有標準接口，將更容易出現Chiplet和產品的集成。”

華測檢測認證集團股份有限公司芯片實驗室經理 黃智偉

——產品設計極限值：可靠性測試驗證新趨勢

“不管終端場景如何應用，其實整個芯片開發過程中有一個很重要的環節，就是通過可靠性測試驗證的手段，去看產品在最終終端產品是否可以適用。”黃智偉表示。

顧名思義，所謂的可靠性驗證，就是為了驗證“產品”質量，評估“產品”適應環境能力，剔除“產品”早期失效的模式，發現“產品”失效點，了解“產品”為何失效，最終幫助芯片設計做出優化改善。

當然了，黃智偉也指出，“考慮到成本、上市等綜合因素，若產品失效，或許不一定要去修正，但至少在研發階段，能夠讓內部團隊知道失效的現象或原因在哪里，從而作為產品上市前的評估。當迭代更新時候，也可以為后面版本的改進進行加速。”

“從整個電子產品的歷程來說，包含芯片設計，到后端的組裝，整個過程中可靠性測試驗證+失效分析是非常關鍵的。”

而在當下，黃智偉也表示，“產品設計極限值”是可靠性驗證新趨勢，意在用最短的時間、最大應力來激發產品潛在的故障因子。

IC設計先鋒企業獎

上半場活動的最后，現場也舉辦了“IC設計先鋒企業獎”頒獎典禮。

該是世界半導體大會暨南京國際半導體博覽會蓄力四年，首度特別設立的行業榮譽，旨在挖掘和表彰在中國IC設計界展現出卓越技術能力、一流服務水平及極大發展潛力的優秀公司。

通過全國征評、公開報名、專家評審，最終有8家企業突出重圍并榮膺該獎項，他們分別是：沐曦集成電路（上海）有限公司、北京清微智能科技有限公司、南京后摩智能科技有限公司、中科馭數(北京)科技有限公司、芯啟源電子科技有限公司、芯行紀科技有限公司、成都啟英泰倫科技有限公司、杭州行芯科技有限公司。

圖 | 頒獎嘉賓江蘇省行業協會副秘書長吳?。ㄕ校┡c獲獎企業

最后，記得關注微信公眾號：鎂客網（im2maker），更多干貨在等你！